feat: 根据新板卡QD4C更新时钟配置

硬件上更换为 16MHz 的外部晶振，将PLL输入源更改为二分频之后的HSE，后续倍频系数不变（仅更改了144MHz下的配置）

libraries/zf_common/zf_common_clock.c

@@ -2,11 +2,11 @@
  * CH32V307VCT6 Opensourec Library 即（CH32V307VCT6 开源库）是一个基于官方 SDK 接口的第三方开源库
  * Copyright (c) 2022 SEEKFREE 逐飞科技
  *
- * 本文件是CH32V307VCT6 开源库的一部分
+ * 本文件是 CH32V307VCT6 开源库的一部分
  *
  * CH32V307VCT6 开源库 是免费软件
- * 您可以根据自由软件基金会发布的 GPL（GNU General Public License，即 GNU通用公共许可证）的条款
- * 即 GPL 的第3版（即 GPL3.0）或（您选择的）任何后来的版本，重新发布和/或修改它
+ * 您可以根据自由软件基金会发布的 GPL（GNU General Public License，即 GNU 通用公共许可证）的条款
+ * 即 GPL 的第 3 版（即 GPL3.0）或（您选择的）任何后来的版本，重新发布和/或修改它
  *
  * 本开源库的发布是希望它能发挥作用，但并未对其作任何的保证
  * 甚至没有隐含的适销性或适合特定用途的保证
@@ -30,7 +30,7 @@
  *
  * 修改记录
  * 日期                                      作者                             备注
- * 2022-09-15        大W            first version
+ * 2022-09-15        大 W            first version
  ********************************************************************************************************************/
 
 #include "ch32v30x.h"
@@ -48,7 +48,7 @@ uint32 system_clock = SYSTEM_CLOCK_144M;                               // ϵͳʱ
 //-------------------------------------------------------------------------------------------------------------------
 void clock_reset(void)
 {
-    RCC->CTLR  |= (uint32) 0x00000001;      //使能HSI振荡器
+    RCC->CTLR  |= (uint32) 0x00000001;      //使能 HSI 振荡器
     RCC->CFGR0 &= (uint32) 0xF8FF0000;
     RCC->CTLR  &= (uint32) 0xFEF6FFFF;
     RCC->CTLR  &= (uint32) 0xFFFBFFFF;
@@ -105,7 +105,7 @@ void clock_set_freq(uint32 clock)
                 | RCC_PLLMULL));
 
         if (clock == SYSTEM_CLOCK_144M)
-            RCC->CFGR0 |= (uint32) (RCC_PLLSRC_HSE | RCC_PLLXTPRE_HSE
+            RCC->CFGR0 |= (uint32) (RCC_PLLSRC_HSE | RCC_PLLXTPRE_HSE_Div2 
                     | RCC_PLLMULL18_EXTEN);
         else if (clock == SYSTEM_CLOCK_120M)
             RCC->CFGR0 |= (uint32) (RCC_PLLSRC_HSE | RCC_PLLXTPRE_HSE